⑲ 日本国特許庁(JP)

10 特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭64-21785

(9) Int Cl. 1 G 11 C 11/34 識別記号

庁内整理番号 J-8522-5B ❷公開 昭和64年(1989)1月25日

審査請求 未請求 発明の数 1 (全3頁)

②特 願 昭62-176890

**塑出 顋 昭62(1987)7月15日** 

億発明者 渋谷

蕣 博

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

①出 願 人 セイコー電子工業株式 会社

東京都江東区亀戸6丁目31番1号

明细度

1. 発明の名称

半环体集積回路装置

2. 特許額求の範囲

入力手段と、メモリーセルアレイ制御手段と、 メモリーセルアレイ制御手段より出力される多数 の制御信号を同時に出力する手段と、

ノモリーセルアレイと、ノモリーセルアレイよ り出力される多数の信号を同時に出力する手段と、 出力手段とからなる半導体集積回路線置。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、半導体無額回路装置に関し、特に 半導体配便装置における基準クロック信号に対す る遅延をなくす回路に関する。

(発明の債要)

この発明は、半郎体記位装置において、メモリーセルアレイ制御手段とメモリーセルアレイ制

に多数の制御信号を同時に出力する手段(以下、多入力同時動作手段1という。)を追加し、更にメモリーセルアレイと出力手段の間にメモリーセルアレイより出力される多数の信号を同時に出力する手段(以下、多人力同時動作手段2という。)を追加し、多入力同時出力手段1及び多入力同時出力動作2を、同一基準クロックCLで動作することにより、基準クロックCLに対する遅延をなくすようにしたものである。

(従来の技術)

従来、第2図で示すように入力手段10と、メモリーセルアレイ制御手段4と、メモリーセルアレイ 3と、出力手段16とから構成される半導体記憶 装置が知られていた。

(発明が解決しようとする問題点)

しかし、従来の技術で述べた半導体記憶装置の 入力手段10より入力される信号11に対する出力手 段16より出力される信号15の遅延は、メモリーセ ルアレイ制御手段4の内部での遅延と、メモリー セルアレイ3の内部の遅延の和となり、前記入力

#### 特開昭64-21785(2)

手段10より入力される信号11に対する出力手段16より出力される信号15の辺域を減らすには、前記メモリーセルアレイ制御手段4と、メモリーセルアレイ3の高速化が必要であるが、限界があるという欠点があった。

この発明は、従来のこの様な欠点を容易に解決 することを目的としている。

### (問題点を解決するための手段)

上記問題点を解決するために、この発明は従来の技術で知られていた半導体記憶装置に基準クロックに同期する前記多人力同時出力手段 1 及び多人力同時出力手段 2 を付け加えるようにした。 (作用)

上記のように基準クロックCLに同期する前記 多人力同時出力手段 1 及び前記多人力同時出力手段 2 を追加することにより、第 3 図で示すように、メモリーセルアレイ制御手段 4 より出力される信号 2 及び、メモリーセルアレイ 3 より出力される信号 14 は、各々基準クロックCLI周期内の遅延に納めることで、基準クロックCLに対する遅延 をなくした出力を、出力手段16より出すことがで きるようになった。

#### (実施例)

以下に、本発明の実施例を図面に基づいて詳細 に説明する。

第1図において、入力手段10より入力された入力信号群11をメモリーセルアレイ制御手段4に入力し、前記メモリーセルアレイ制御手段4より出力される複数の制御信号群12を、多入力同時出力手段1に入力する。前記多入力同時出力手段1は、基準クロックCLで入力信号を同期することができる例えば、制御信号群12と同数のフリップフロップとする。

更に、前記多入力同時出力手段 1 より出力された制御信号群 13をメモリーセルアレイ 3 内部のワード線に入力し、前記メモリーセルアレイ 3 より出力される出力信号 14を多入力同時出力手段 2 に入力する。前記多入力同時出力手段 2 は前記、多入力同時出力手段 1 に入力した同一の基準クロックで同期することができる例えば、出力信号14と

## 同数のフリップフロップとする。

更に、前記多入力同時出力手段2より出力される出力15を出力手段16に出力する。

#### 次にその動作を説明する。

前記制御信号12は、第3図で示されるように前記メモリーセルアレイ制御手段内部の遅延によって前記入力信号群11に対して遅延を持つ。遅延を持った制御信号群12を前記多入力同時出力手段1に入力することにより基準クロックCしに対する遅延をなくした制御信号群13を出力させる。

モして、前記制御信号群13により制御されたメモリーセルアレイの出力信号群14は、前記メモリーセルアレイ3の内部の遅延によって、遅延を持つ。遅延を持った出力信号群14を前配多入力同時出力手段2に入力することにより基準クロックCしに対する遅延をなくした出力信号11に対して基準クロックCしの2同期分ずらし、基準クロックCしに対する遅延をなくした。

### (発明の効果)

本発明は、以上説明したように、従来の半導体 記憶装置では困難であった人力手段10に対する出 力手段16の遅延を、基準クロックCL2周期ずら すことにより、容易になくすことができるという 効果がある。

#### 4. 図面の簡単な説明

第1回は、本発明にかかわる半導体記憶装置の ブロック図、第2回は従来の半導体記憶装置のブ ロック図、第3回は半導体記憶装置の係号群のタ イミング図である。


#### 11・・・人力信号群

12・・・メモリーセルアレイ制御信号群

13・・・ 基準クロックに同期したメモリーセルアレイ制御信号群

14・・・メモリーセルアレイ出力信号群

## 特開昭64-21785(3)



45.4